Das Ziel des Seminars ist eine praxisorientierte VHDL-Grundlagenschulung. Sie lernen die wesentlichen VHDL-Konstruktionen kennen, die für die Entwicklung von digitaler, synchroner Hardware benötigt werden. Ferner wird gezeigt, wie Korrektheit und Funktionalität des VHDL-Codes durch Simulationen überprüft werden können. Anhand von vielen praktischen Beispielen lernen Sie auch mögliche Fallstricke kennen, so dass Sie durch das Seminar Ihre Einlernphase für VHDL erheblich verkürzen.

Neben der Vermittlung der theoretischen Inhalte werden Laborübungen am PC durchgeführt. Sie werden anhand von kleineren Übungsbeispielen VHDL-Code erstellen und diesen dann mit dem Simulator der Xilinx ISE jeweils überprüfen und simulieren.

Inhalt des Seminars:
> Einführung in den Hardwareentwurf mit VHDL
> grundlegende Konzepte von VHDL
> Objekte, Datentypen und Operatoren
> sequentielle und nebenläufige Anweisungen
> Simulation, Signal und Variable
> Unterprogramme und Packages
> Auflösungsfunktionen, mehrwertige Logik und IEEE-Datentypen
> weitere Konstruktionen für Strukturbeschreibungen
> Übungen: Erstellung und Simulation von VHDL-Modellen

Referent:
Prof. Dr.-Ing. F. Kesel
Hochschule Pforzheim

Veranstaltungsprogramm
weitere Informationen anfordern
Anmeldung