WICHTIG: Eingeschränkter Parkraum. Bitte informieren Sie sich vor Ihrer Anreise über die aktuelle Parksituation. Mehr erfahren
MENU

Digitales Hardwaredesign mit VHDL und FPGAs

VHDL-Grundlagen, Entwurf, Simulation, Test, Übungen

Angebot runterladen

für

Digitales Hardwaredesign mit VHDL und FPGAs

Ihre Anschrift

Beginn:
15.05.2024 - 08:45 Uhr
Ende:
17.05.2024 - 16:45 Uhr
Dauer:
3,0 Tage
Veranstaltungsnr:
33364.00.033
Leitung
Hochschule Pforzheim
Live-Online
EUR 1.540,00
(MwSt.-frei)
Mitgliederpreis
Im Rahmen des Bezahlprozesses können Sie die Mitgliedschaft beantragen.
EUR 1.386,00
(MwSt.-frei)
in Zusammenarbeit mit:
unterstützt durch:
Referent:in

Prof. Dr.-Ing. Frank Kesel

Hochschule Pforzheim.
Prof. Dr.-Ing. Frank Kesel verfügt über eine zehnjährige Industrieerfahrung in der Entwicklung von digitalen ASICs. Seit mehr als 20 Jahren ist Prof. Kesel in der Hochschulausbildung tätig, mit dem Schwerpunkt Entwicklung von digitalen Systemen auf programmierbarer Hardware (FPGA) und Programmierung von Mikrocontrollern. Prof. Kesel ist mit diesen Themen ebenfalls seit vielen Jahren in der beruflichen Weiterbildung an der Technischen Akademie in Esslingen tätig, im Rahmen von berufsbegleitenden Studiengängen und Industrieseminaren. Neben den Lehrtätigkeiten arbeitet Prof. Kesel am Thema Entwicklung von digitalen Systemen auch im Rahmen von industriellen und öffentlich geförderten Forschungsprojekten.

Beschreibung
Für digitales Hardwaredesign mit FPGAs ist VHDL mittlerweile eine unverzichtbare Programmiersprache. Ihr Einsatz ermöglicht eine erhebliche Verkürzung der Entwicklungszeiten sowie eine „Portierung“ des einmal entwickelten Programmcodes auf beliebige FPGAs/PLDs bis hin zur ASIC-Entwicklung.

Ziel der Weiterbildung

Das Ziel des Seminars ist eine praxisorientierte VHDL-Grundlagenschulung. Sie lernen die wesentlichen VHDL-Konstruktionen kennen, die für die Entwicklung von digitaler, synchroner Hardware benötigt werden. Ferner wird gezeigt, wie Korrektheit und Funktionalität des VHDL-Codes durch Simulationen überprüft werden können. Anhand von vielen praktischen Beispielen lernen Sie auch mögliche Fallstricke kennen, so dass Sie durch das Seminar Ihre Einlernphase für VHDL erheblich verkürzen.
Programm

Mittwoch, 15. bis Freitag, 17. Mai 2024
8.45 bis 12.00 und 13.30 bis 16.45 Uhr

1. Einführung in den Hardwareentwurf mit VHDL 
– ASICs, PLDs und FPGAs 
– Modellierung von digitalen Schaltungen 
– Entwurfsablauf und Entwurfswerkzeuge

2. FPGAs und synchrone Schaltungen 
– Aufbau von SRAM-FPGAs 
– Beispiel Xilinx Artix-7-Serie 
– synchrone Schaltungen

3. Grundlegende Konzepte von VHDL 
– Entity und Architecture 
– Verhaltensbeschreibungen und Prozesse 
– Strukturbeschreibungen 
– Testbenches

4. Objekte, Datentypen und Operatoren 
– Deklaration und Verwendung von Objekten 
– Datentypen 
– mehrwertige Logik 
– Arithmetik in VHDL 
– Operatoren für Hardware-Datentypen 
– Gültigkeitsbereich von Objekten 
– Generics

5. Sequentielle und nebenläufige Anweisungen 
– IF- und CASE-Verzweigungen 
– Schleifen 
– unbedingte und bedingte nebenläufige Anweisung 
– Schaltwerke 
– Schaltwerke und Zähler

6. Simulation von VHDL-Modellen

7. Spezielle Themen 
– Synchronisation von asynchronen Signalen 
– Initialisierung der Schaltung

8. Übungen: Erstellung und Simulation von VHDL-Modellen

Teilnehmer:innenkreis
Hardware- und Software-Designer mit Grundkenntnissen in Digitaltechnik, die mehr über den Einsatz von VHDL in der Entwicklung von digitaler Hardware wissen möchten.
Referent:innen

Prof. Dr.-Ing. Frank Kesel

Hochschule Pforzheim.
Prof. Dr.-Ing. Frank Kesel verfügt über eine zehnjährige Industrieerfahrung in der Entwicklung von digitalen ASICs. Seit mehr als 20 Jahren ist Prof. Kesel in der Hochschulausbildung tätig, mit dem Schwerpunkt Entwicklung von digitalen Systemen auf programmierbarer Hardware (FPGA) und Programmierung von Mikrocontrollern. Prof. Kesel ist mit diesen Themen ebenfalls seit vielen Jahren in der beruflichen Weiterbildung an der Technischen Akademie in Esslingen tätig, im Rahmen von berufsbegleitenden Studiengängen und Industrieseminaren. Neben den Lehrtätigkeiten arbeitet Prof. Kesel am Thema Entwicklung von digitalen Systemen auch im Rahmen von industriellen und öffentlich geförderten Forschungsprojekten.

Veranstaltungsort

ONLINE

Gebühren und Fördermöglichkeiten

Die Teilnahme beinhaltet ausführliche Unterlagen.

Preis:
Die Teilnahmegebühr beträgt:
1.540,00 € (MwSt.-frei) pro Teilnehmer

Fördermöglichkeiten:

Für den aktuellen Veranstaltungstermin steht Ihnen die ESF-Fachkursförderung mit bis zu 70 % Zuschuss zu Ihrer Teilnahmegebühr zur Verfügung (solange das Fördervolumen noch nicht ausgeschöpft ist).
Für alle weiteren Termine erkundigen Sie sich bitte vorab bei unserer Anmeldung.

Weitere Bundesland-spezifische Fördermöglichkeiten finden Sie hier.

Inhouse Durchführung:
Sie möchten diese Veranstaltung firmenintern bei Ihnen vor Ort durchführen? Dann fragen Sie jetzt ein individuelles Inhouse-Training an.

Weitere Termine und Orte

Datum
Beginn: 15.05.2024
Ende: 17.05.2024
Lernsetting & Ort
Live-Online
Preis
EUR 1.540,00
Datum
Beginn: 18.09.2024
Ende: 20.09.2024
Lernsetting & Ort
Ostfildern
Preis
EUR 1.540,00

Bewertungen unserer Teilnehmer

(0,0 von 5)
5 Sterne
(0)
4 Sterne
(0)
3 Sterne
(0)
2 Sterne
(0)
1 Sterne
(0)
0 Sterne
(0)
Noch keine Bewertung vorhanden

TAE Newsletter

Bleiben Sie informiert! Entdecken Sie den TAE Themen-Newsletter mit aktuellen Veranstaltungen rund um Ihren persönlichen Tätigkeitsbereich. Direkt anmelden, Interessensbereiche auswählen und regelmäßig relevante Infos zu unserem Weiterbildungsangebot erhalten – abgestimmt auf Ihren Bedarf.

Jetzt registrieren

Fragen zur Veranstaltung?

Ihr Ansprechpartner für die Veranstaltung

Dipl.-Ing. Roland Bach