Embedded System Design

Ein Workshop mit der Xilinx Zynq-SOC-Plattform

In Zusammenarbeit mit dem VDE-Bezirksverein Württemberg e.V. (VDE)

Auf einen Blick

2 Tages-Seminar
19.03.2018 - 20.03.2018
8:45 Uhr
in Ostfildern
Preis: 1.080 EUR(MwSt.-frei)

bis zu 50% Zuschuss möglich!

Veranstaltung Nr. 34823.00.003


Inhouse Training anfordern

Infomaterial anfordern

Seminar weiterempfehlen


Referent:
Prof. Dr.-Ing. F. Kesel
Hochschule Pforzheim

Teilnehmer dieser Veranstaltung interessierten sich auch für

Beschreibung

Moderne FPGAs bieten durch die Integration von leistungsfähigen Mehrkern-Prozessorsystemen und programmierbarer Logik leistungsfähige SOC-Plattformen (SOC: System-On-Chip) für die Entwicklung von Embedded Systems. Diese SOC-Plattformen ermöglichen die Verwendung von Betriebssystemen wie Linux oder FreeRTOS und können, durch die Mehrkern-Prozessoren, auch als asymmetrische Multiprozessorsysteme konfiguriert werden.

Durch die auf dem Chip vorhandene programmierbare Logik wird es zudem möglich, Teile der Anwendung in Hardware zu implementieren, und hierdurch die Gesamtleistung des Systems zu erhöhen. Das Xilinx Zynq-SOC integriert ein ARM Cortex A9-Doppelkern-Prozessorsystem mit einer programmierbaren Logik der Xilinx-7er-Serie auf einem Chip. Die Konfiguration des Systems und die Entwicklung von Hardware und Software werden durch die Vivado-Toolkette von Xilinx unterstützt.

Ziel des Seminars

Das Seminar bietet durch Vorträge und praktische Übungen eine Einführung in den Entwurf eines Embedded Systems mit der Zynq-Plattform unter Benutzung der Vivado-Toolkette. Ferner wird gezeigt, wie die Hardware des Systems mit der programmierbaren Logik durch IP-Cores aus der Xilinx-Bibliothek oder durch selbst entwickelte IP-Cores, unter Verwendung des IP-Integrators und des AXI4-Interface-Standards, erweitert werden kann. Darüber hinaus wird für die Beispiele mit Hilfe des Eclipse-basierten Xilinx-SDK gezeigt, wie unter Verwendung von Board Support Packages die Software für das System entwickelt werden kann und mit Hilfe des GNU-Debuggers Fehler gefunden werden können.
Die Software wird dabei „Bare-Metal“ in C geschrieben. Der Einsatz eines Betriebssystems ist nicht Bestandteil dieses Seminars.

Sie erhalten Qualität
Das Qualitätsmanagementsystem der Technischen Akademie Esslingen
ist nach DIN EN ISO 9001 und AZAV zertifiziert.

Teilnehmerkreis

Das Seminar richtet sich an Entwickler, die sich mit der Entwicklung von digitalen Schaltungen und Systemen befassen. Kenntnisse in der Programmierung von Mikroprozessorsystemen in C sind notwendig und Kenntnisse in der Programmierung von FPGAs mit VHDL hilfreich.

Seminarthemen im Überblick

Montag, 19. März 2018
8.45 bis 12.00 und 13.30 bis 16.45 Uhr

1. Einführung in den Entwurf von Embedded Systems mit der Zynq-Plattform und Vivado
> Einführung in die Zynq-Plattform
> Übersicht Vivado Design Suite
> Übersicht IP-Integrator
> Übersicht SW Development Kit

2. Übungseinheit 1: Entwurf eines einfachen Zynq-Systems
> Anlegen eines Vivado-Projekts
> Konfiguration der Hardware durch den IP-Integrator
> Erzeugen eines SW-Testprogramms mit der SDK

3. Übersicht über die Zynq-Architektur
> Zynq Processing System
> Takt und Reset
> Einführung in das AXI Bussystem

4. Erweiterung der Hardware durch die programmierbare Logik
> IP-Katalog
> Einbau von IP-Cores

5. Übungseinheit 2: Hinzufügen von IP-Blöcken im FPGA-Teil des ZYNQ
> Konfiguration des Prozessorsystems für den Anschluss eines IP-Core
> Hinzufügen von IP-Cores aus dem IP-Katalog
> Entwicklung einer Testsoftware und Test des Systems

6. Entwurf von Custom-IP-Cores
> Erzeugung und Packaging eines Custom-IP-Cores mit dem IP-Packager

7. Übungseinheit 3: Hinzufügen von benutzerdefinierten IP-Blöcken zum Prozessorsystem
> Erzeugen eines Custom-IP-Cores mit dem IP-Packager
> Modifikation des Cores
> Einbau des Custom-IP-Cores
> Constraints für die Pin-Zuordnung des IP-Cores

Dienstag, 20. März 2018
8.45 bis 12.00 und 13.30 bis 16.45 Uhr

8. SDK Softwareentwicklungsumgebung
> Übersicht über die SDK
> Anlegen eines SDK-Projekts
> GNU Toolchain
> Software-Plattform und Compilereinstellungen
> Address-Management und Linker Skript

9. Übungseinheit 4: Programmieren einer einfachen Anwendung
> Exportieren von HW-Spezifikation und Bitfile in das SDK
> Analysieren der Objektdatei
> Verifikation auf der FPGA-Hardware

10. Softwareentwicklung und Debugging
> Xilinx Treiberarchitektur
> Timer und Timer API
> Debugging-Werkzeuge

11. Übungseinheit 5: Softwareentwicklung und Debugging
> Verwendung des privaten CPU-Timers
> Einsatz des SW-Debuggers

Referenten

Prof. Dr.-Ing. Frank Kesel
Hochschule Pforzheim. Verbindet die Theorie zum Entwurf komplexer Integrierter Schaltungen mit praktischer Erfahrung (ASIC Design bei Robert Bosch GmbH, Reutlingen und Philips Semiconductors AG, Zürich). Er ist stellvertretender Sprecher der Multi-Project-Chip-Gruppe der Hochschulen in Baden-Württemberg und einer der Autoren des Buches „Entwurf von digitalen Schaltungen und Systemen mit HDLs undFPGAs – Einführung mit VHDL und SystemC“, Oldenbourg Wissenschaftsverlag, 2009.

Termine & Preise

Extras
Die Seminarteilnahme beinhaltet Verpflegung und ausführliche Seminarunterlagen.

Die Teilnehmerzahl ist auf 12 Teilnehmer begrenzt, um den optimalen Lernerfolg zu garantieren.

Kosten
Die Kosten betragen pro Teilnehmer 1.080 EUR(MwSt.-frei), inklusive aller Extras.

Fördermöglichkeiten
Für dieses Seminar stehen Ihnen verschiedene Fördermöglichkeiten zur Verfügung.
Weitere Informationen

Die nächsten Termine

Datum / Uhrzeit Seminartitel Ort Preis
19.03.2018, 8:45 Uhr Embedded System Design Ostfildern 1.080 EUR

© Technische Akademie Esslingen e.V., An der Akademie 5, 73760 Ostfildern  | Impressum