FPGA-Design mit C/C++ und High-Level Synthese

Workshop FPGA Programmierung mit HLS

Auf einen Blick

2 Tages-Seminar
location_onvideocam Flex-Option 13.10.2022 - 14.10.2022
9:00 Uhr
in Ostfildern bei Stuttgart

Technische Akademie Esslingen
An der Akademie 5
73760 Ostfildern

EUR 1.100,00(MwSt.-frei)
weniger bezahlen – so geht´s
Veranstaltung Nr. 35077.00.006


Referent:
Prof. Dr.-Ing. Frank Kesel
Hochschule Pforzheim

Seite FPGA%2DDesign%20mit%20C%2FC%2B%2B%20und%20High%2DLevel%20Synthese als PDF speichernSeite als PDF speichern

Seminar weiterempfehlen

Inhouse-Durchführung anfragen


Teilnehmer dieser Veranstaltung interessierten sich auch für

in Zusammenarbeit mit

VDE-Bezirksverein Württemberg e.V. (VDE)

unterstützt durch

Landesagentur für neue Mobilitätslösungen und Automotive Baden-Württemberg

Beschreibung

Die so genannte „High-Level Synthese“ (HLS) von C/C++-Code erlaubt die Implementierung von Algorithmen in Hardware, beispielsweise einem FPGA. Gegenüber dem traditionellen Entwurf von FPGAs mit VHDL oder Verilog ermöglicht die Beschreibung von Hardware mit C/C++-Code und deren Umsetzung in Hardware mit HLS eine wesentlich höhere Produktivität.

Ziel der Weiterbildung

Das Seminar bietet mit Vorträgen und praktischen Übungen eine Einführung in den Entwurf von IP-Cores für FPGAs durch C/C++-Code und High-Level Synthese. Verwendet wird hierbei das in der Xilinx Vivado Toolkette verfügbare Werkzeug „Vivado HLS“.
Die Teilnehmer werden mit der Funktionsweise der HLS und den wesentlichen Arbeitsschritten bei Vivado HLS vertraut gemacht. Im Rahmen der praktischen Übungen wird auch gezeigt, wie die Syntheseergebnisse interpretiert werden können und wie man daraus Erkenntnisse für Optimierungen ableitet.
Abgerundet wird das Seminar durch eine Darstellung der Optimierungsmöglichkeiten der synthetisierten Hardware durch Pipelining, Entrollen von Schleifen und der Optimierung von Feldern.

Voraussetzungen
Kenntnisse in C/C++ sind notwendig, Kenntnisse im FPGA-Entwurf hilfreich.

Sie erhalten Qualität
Das Qualitätsmanagementsystem der Technischen Akademie Esslingen ist nach DIN EN ISO 9001 und AZAV zertifiziert.

Teilnehmer:innenkreis

Das Seminar richtet sich an Entwickler, die sich mit der Entwicklung von digitalen Schaltungen und Systemen auf FPGAs befassen.

Inhalte

Donnerstag, 13. Oktober 2022
9:00 bis 12:15 und 13:45 bis 17:00 Uhr

High-Level Synthese und ihre Rolle im Entwurf von FPGAs
> HLS im Entwurfsablauf
> Design Space Exploration
> Entwurfsmetriken

Funktionsweise der High-Level Synthese
> Funktionen und Hierarchien
> Interface- und Algorithmen-Synthese
> Scheduling, Binding und FSM Extraktion

Übungseinheit 1: Einführung in die High-Level Synthese mit Vivado HLS

Datentypen für die HLS
> Standard-Datentypen
> Integer mit variabler Bitbreite
> Fixpunkt-Datentypen

Übungseinheit 2: Datentypen

Freitag, 14. Oktober 2022
9:00 bis 12:15 und 13:45 bis 17:00 Uhr

Interface-Synthese
> Block-Level und Port-Level-Protokolle
> Zeiger und Felder als Argumente
> AXI-Bus-Interfaces

Übungseinheit 3: Interface-Synthese

Pipelining von Funktionen und Schleifen
> Einführung in Pipelining
> Pipelining von Funktionen
> Pipelining von Schleifen

Optimierung von Feldern und Entrollen von Schleifen
> Partitionierung von Feldern
> Reshaping von Feldern
> Entrollen von Schleifen

Übungseinheit 4: Optimierung

Referent:innen

Prof. Dr.-Ing. Frank Kesel
Hochschule Pforzheim. Verbindet die Theorie zum Entwurf komplexer Integrierter Schaltungen mit praktischer Erfahrung (ASIC Design bei Robert Bosch GmbH, Reutlingen und Philips Semiconductors AG, Zürich). Er ist stellvertretender Sprecher der Multi-Project-Chip-Gruppe der Hochschulen in Baden-Württemberg und einer der Autoren des Buches „Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs – Einführung mit VHDL und SystemC“, Oldenbourg Wissenschaftsverlag, 2009.

Termine & Preise

Extras
Die Teilnahmegebühr beinhaltet ausführliche Seminarunterlagen und bei Teilnahme vor Ort Verpflegung.

Die Teilnehmerzahl ist begrenzt, um den optimalen Lernerfolg zu garantieren.

Kosten
Die Kosten betragen pro Teilnehmer EUR 1.100,00(MwSt.-frei), inklusive aller Extras.

Fördermöglichkeiten
weniger bezahlen – so geht´s

Die nächsten Termine

Datum / Uhrzeit Seminartitel Ort Preis
13.10.2022, 9:00 Uhr FPGA-Design mit C/C++ und High-Level Synthese Ostfildern$$ortdetail$$ EUR 1.100,00
09.03.2023, 9:00 Uhr FPGA-Design mit C/C++ und High-Level Synthese Ostfildern$$ortdetail$$ EUR 1.100,00

© Technische Akademie Esslingen e.V., An der Akademie 5, 73760 Ostfildern  | Impressum