--- title: Seminar Digitales Hardwaredesign mit VHDL und FPGAs url: "https://www.tae.de/weiterbildung/elektrotechnik-elektronik/bauelemente-systeme/digitales-hardwaredesign-mit-vhdl-und-fpgas/" description: VHDL-Grundlagen, Entwurf, Simulation, Test, Übungen ▷ Das Ziel des Seminars ist eine praxisorientierte VHDL-Grundlagenschulung. Sie lernen die wesentlichen VHDL-Konstruktionen kennen, die für die Entwicklung von digitaler, synchroner Hardware benötigt... image: "https://www.tae.de/_assets/cf7b9e929dc16279bbae7f6de48311fe/Assets/Images/OgImageTaeFocus-2026.png" date: 2026-09-23 course_identifier: 33364 course_type: OS course_state: buchbar course_delivery_type: Präsenz course_duration: 3 Tage course_price_eur: 1540.00 course_departments: - "Elektrotechnik & Elektronik" - Automotive course_categories: - "Bauelemente & Systeme" - "Fahrzeugelektronik, Software & Connectivity" next_event_end: 2026-09-25 next_event_location: Technische Akademie Esslingen upcoming_dates: - 2026-09-23 bis 2026-09-25, Technische Akademie Esslingen course_speakers: - Prof. Dr.-Ing. Frank Kesel, Hochschule Pforzheim reviews_average: 4.6 reviews_count: 5 --- # Seminar Digitales Hardwaredesign mit VHDL und FPGAs Digitales Hardwaredesign mit VHDL und FPGAs ============================================= VHDL-Grundlagen, Entwurf, Simulation, Test, Übungen ----------------------------------------------------- Beginn: 23.09.2026 - 08:45 Uhr Ende: 25.09.2026 - 16:45 Uhr Dauer: 3,0 Tage Ostfildern [ ](https://www.tae.de/lernsettings/) Veranstaltungsnr.: 33364.00.038 Leitung [ Prof. Dr.-Ing. Frank Kesel ](#speaker58) Hochschule Pforzheim Präsenz EUR 1.540,00 (MwSt.-frei) Mitgliederpreis EUR 1.386,00 (MwSt.-frei) [ Zuschüsse nutzen ](#gebuehren-foerderung) Beschreibung Für digitales Hardwaredesign mit FPGAs ist VHDL mittlerweile eine unverzichtbare Programmiersprache. Ihr Einsatz ermöglicht eine erhebliche Verkürzung der Entwicklungszeiten sowie eine „Portierung“ des einmal entwickelten Programmcodes auf beliebige FPGAs/PLDs bis hin zur ASIC-Entwicklung. **Ziel der Weiterbildung** Das Ziel des Seminars ist eine praxisorientierte VHDL-Grundlagenschulung. Sie lernen die wesentlichen VHDL-Konstruktionen kennen, die für die Entwicklung von digitaler, synchroner Hardware benötigt werden. Ferner wird gezeigt, wie Korrektheit und Funktionalität des VHDL-Codes durch Simulationen überprüft werden können. Anhand von vielen praktischen Beispielen lernen Sie auch mögliche Fallstricke kennen, so dass Sie durch das Seminar Ihre Einlernphase für VHDL erheblich verkürzen. Programm Mittwoch, 23. bis Freitag, 25. September 2026 8.45 bis 12.00 und 13.30 bis 16.45 Uhr **1. Einführung in den Hardwareentwurf mit VHDL** - ASICs, PLDs und FPGAs - Modellierung von digitalen Schaltungen - Entwurfsablauf und Entwurfswerkzeuge **2. FPGAs und synchrone Schaltungen** - Aufbau von SRAM-FPGAs - Beispiel Xilinx Artix-7-Serie - synchrone Schaltungen **3. Grundlegende Konzepte von VHDL** - Entity und Architecture - Verhaltensbeschreibungen und Prozesse - Strukturbeschreibungen - Testbenches **4. Objekte, Datentypen und Operatoren** - Deklaration und Verwendung von Objekten - Datentypen - mehrwertige Logik - Arithmetik in VHDL - Operatoren für Hardware-Datentypen - Gültigkeitsbereich von Objekten - Generics **5. Sequentielle und nebenläufige Anweisungen** - IF- und CASE-Verzweigungen - Schleifen - unbedingte und bedingte nebenläufige Anweisung - Schaltwerke - Schaltwerke und Zähler **6. Simulation von VHDL-Modellen** **7. Spezielle Themen** - Synchronisation von asynchronen Signalen - Initialisierung der Schaltung **8. Übungen: Erstellung und Simulation von VHDL-Modellen** Teilnehmer:innenkreis Hardware- und Software-Designer mit Grundkenntnissen in Digitaltechnik, die mehr über den Einsatz von VHDL in der Entwicklung von digitaler Hardware wissen möchten. Referent:innen Prof. Dr.-Ing. Frank KeselHochschule Pforzheim Hochschule Pforzheim. Prof. Dr.-Ing. Frank Kesel verfügt über eine zehnjährige Industrieerfahrung in der Entwicklung von digitalen ASICs. Seit mehr als 20 Jahren ist Prof. Kesel in der Hochschulausbildung tätig, mit dem Schwerpunkt Entwicklung von digitalen Systemen auf programmierbarer Hardware (FPGA) und Programmierung von Mikrocontrollern. Prof. Kesel ist mit diesen Themen ebenfalls seit vielen Jahren in der beruflichen Weiterbildung an der Technischen Akademie in Esslingen tätig, im Rahmen von berufsbegleitenden Studiengängen und Industrieseminaren. Neben den Lehrtätigkeiten arbeitet Prof. Kesel am Thema Entwicklung von digitalen Systemen auch im Rahmen von industriellen und öffentlich geförderten Forschungsprojekten. Weitere Veranstaltungen [FPGA-Programmierung mit C/C++ und Vitis HLS](https://www.tae.de/weiterbildung/it-ki/softwareentwicklung/fpga-programmierung-mit-c/c-und-vitis-hls/) Veranstaltungsort und Hotel Technische Akademie Esslingen An der Akademie 5 73760 Ostfildern [Anfahrt](https://www.google.de/maps/dir//48.7157380000000000,9.2905800000000000/@48.7157380000000000,9.2905800000000000,12z)Die TAE befindet sich im Südwesten Deutschlands im Bundesland Baden-Württemberg – in unmittelbarer Nähe zur Landeshauptstadt Stuttgart. Unser Schulungszentrum verfügt über eine hervorragende Anbindung und ist mit allen Verkehrsmitteln gut und schnell zu erreichen. ![Anfahrt und Parken: TAE - Technische Akademie Esslingen](https://www.tae.de/fileadmin/_processed_/7/9/csm_Header_Anreise_2c44327494.jpg "Anfahrt und Parken: TAE - Technische Akademie Esslingen") Gebühren und Fördermöglichkeiten Die Teilnahme beinhaltet [Verpflegung](https://www.tae.de/service/verpflegung/) sowie ausführliche Unterlagen. **Preis:** Die Teilnahmegebühr beträgt: 1.540,00 € (MwSt.-frei) **Fördermöglichkeiten:** Bei einem Großteil unserer Veranstaltungen profitieren Sie von bis zu 70 % Zuschuss aus der [ESF-Fachkursförderung](https://www.tae.de/foerdermoeglichkeiten/esf/). Bisher sind diese Mittel für den vorliegenden Kurs nicht bewilligt. Dies kann verschiedene Gründe haben. Wir empfehlen Ihnen daher, Kontakt mit unserer [Anmeldung](https://www.tae.de/service/kontakt/) aufzunehmen. Diese gibt Ihnen gerne Auskunft über die Förderfähigkeit der Veranstaltung. Weitere Bundesland-spezifische Fördermöglichkeiten finden Sie [hier](https://www.tae.de/foerdermoeglichkeiten/sonstige-bund-laender-eu/). Bewertungen unserer Teilnehmer Anonym Digitales Hardwaredesign mit VHDL und FPGAs | 27.09.2025 | verifiziert Sehr stimmig Angefangen von den Grundlagen von VHDL bis zu den Hintergründen der Technologie und der Simulation, mit Ausflügen in die Elektronik auf MOSFET-Ebene: überzeugende Erklärungen und viel Wissen des Dozenten machten die Schulung genau richtig für mich. Jan Lehmann Digitales Hardwaredesign mit VHDL und FPGAs | 30.09.2024 | verifiziert Sehr gute Schulung für einen Einstieg in VHDL Die Schulung war für mich sehr interessant und hat mir beim Einstieg in VHDL geholfen. Der Referent hat seine Vorträge sehr gut strukturiert, diese waren entsprechend auch gut nachvollziehbar. Zusammen mit dem praktischen Übungsteil hat man einen guten Einstieg in VHDL bekommen. Hervorzuheben ist die Kompetenz des Referenten, der an vielen Stellen aus seiner praktischen Arbeit mit VHDL heraus Anregungen gegeben und auch immer auf mögliche Fehler verwiesen hat, die einen als neuer Anwender von VHDL evtl. tangieren könnten. Auch die Darstellung der Entwicklung der Beschreibungssprache über die Jahre und geschichtliche Aspekte waren sehr interessant. Vielen Dank auch an TAE, dass auf unseren Wunsch hin eine hybride Veranstaltung ermöglicht worden ist. Die für den praktischen Übungsteil notwendige Entwicklungsumgebung konnte noch rechtzeitig installiert werden, hier wäre aber eine Vorabinformation nützlich gewesen. Insgesamt eine wirklich gelungene Schulung. M Roßberg Digitales Hardwaredesign mit VHDL und FPGAs | 27.09.2024 | verifiziert Sehr gut strukturiert und ideal für Einsteiger Der Vortragsteil war sehr gut aufgebaut, der Referent hat sehr gut und verständlich in die komplexe Materie eingeführt. Fragen wurden jederzeit beantwortet und auf spezielle Themen, die angesprochen wurden, eingegangen. Der Übungsteil war an den Nachmittagen zeitlich sehr gut eingeordnet, so dass das im Vortragsteil vermittelte Wissen sofort praktisch vertieft werden konnte. Keine größeren Probleme für mich als online-Teilnehmer. Einziger kleiner Kritikpunkt: die akustische Verständlichkeit des Referenten für online-Teilnehmer könnte verbessert werden, z.B. durch Verwendung eines Zusatzmikrofons. Antwort von TAE.DE: Sehr geehrter Herr Roßberg, vielen Dank für Ihre positive Bewertung. Wir haben Ihre Anregung an den Veranstaltungsleiter weitergegeben und werden bezüglich der Akustik für die Online-Teilnehmer nachbessern. Ihr Team der TAE Anonym Digitales Hardwaredesign mit VHDL und FPGAs | 21.05.2024 | verifiziert In Summe lohnenswert Die Folien waren gut vorbereitet und der Dozent ist sehr detailliert auf Fragen eingegangen. Nachteilig war, dass das Seminar aufgrund von Bauarbeiten online stattgefunden hat. Dadurch war v. a. die Bearbeitung der Übungen nicht so effektiv, da z. B. keine Hardware zur Verfügung stand. Antwort von TAE.DE: Sehr geehrte/r Teilnehmende/r, vielen Dank für Ihr positives Feedback. Aufgrund von Modernisierungsmaßnahmen an unserem Gebäude führen wir einige Seminare aktuell nur online durch, um unsere Teilnehmenden während der Weiterbildung vor der Lärmbelästigung zu bewahren. Die nächste Durchführung der Veranstaltung wird jedoch schon wieder in Präsenz stattfinden. Ihr Team der TAE CS Digitales Hardwaredesign mit VHDL und FPGAs | 21.05.2024 | verifiziert Guter Lernerfolg Der erste Tag hat sich etwas gezogen, meiner Meinung nach zu viel "Geschichte" zum Thema VHDL. Ich wäre da gern schon früher in die Programmierung eingetaucht. Somit wäre am Ende mehr Zeit für praktische Anwendungen (Übungsaufgaben). Sehr gut fand ich die beiden anderen Tage, vor allem die Übungen. Meiner Meinung nach lernt man am Besten durch Fehler machen, dass geht mit frontal Unterricht nicht. Antwort von TAE.DE: Sehr geehrte/r Teilnehmende/r, vielen Dank für Ihr positives Feedback. Wir haben Ihre Anregung an den Veranstaltungsleiter weitergegeben und werden in Puncto Praxis entsprechend optimieren. Ihr Team der TAE