Leiterplattentechnologie
Dr.-Ing. Helmut Katzier
Ingenieurbüro für Aufbau- und Verbindungstechnik, München
Dr. Helmut Katzier studierte an der Fachhochschule Darmstadt Nachrichtentechnik und an der Technischen Universität Darmstadt Theoretische Elektrotechnik. Anschließend war er dort fünf Jahre wissenschaftlicher Mitarbeiter am Lehrstuhl für Theoretische Elektrotechnik. Nach seiner Promotion
auf dem Gebiet der Theoretischen Elektrotechnik arbeitete Dr. Katzier bei der Siemens AG im Bereich Öffentliche Netze und im Zentrallabor des Unternehmensbereichs Kommunikationssysteme. Zu seinen Arbeitsgebieten gehörten u. a. die Entwicklung von Hochfrequenz- und Mikrowellenschaltungen, Entwicklung und Einsatz elektrischer Steckverbinder und Leiterplatten. Für das Themengebiet der Leiterplatte war er insbesondere in Asien als Technologie-Auditor von Leiterplattenherstellern tätig. Schwerpunkte waren weiterhin das Design von Übertragungskomponenten (Kabel, Leiterplatten, Chip-Gehäuse und Steckverbinder) für schnelle digitale Schaltungen und die EMV-konforme Entwicklung von Schaltungen und Geräten. Auch in der Siemens AG hat er Weiterbildungsseminare für Siemens-Mitarbeiter durchgeführt.
Vom 1. Juli 2006 bis 29. Februar 2012 war er Mitarbeiter der TietoEnator Deutschland GmbH und der Tieto Embedded Systems GmbH. Seit dem 1. März 2012 arbeitet er selbstständig im Bereich Entwicklung, Beratung und Schulung für Komponenten der Aufbau- und Verbindungstechnik. An der Technischen Akademie Esslingen ist er seit 1997 Referent bzw. Seminarleiter in mehreren Seminaren.
Ziel der Weiterbildung
Es werden die wichtigsten Kenngrößen von Materialien und Leiterplatten sowie die Herstellung von Basismaterialien und Multilayer-Leiterplatten behandelt. Wesentliche Aspekte und Fertigungsprozesse bei der Herstellung von komplexen Baugruppen, Sondertechnologien (Microvia-Technologie, flexible Leiterplatten) und neue Technologien werden aufgezeigt. In einem neuen Beitrag werden die besonderen Anforderungen an Hochstromleiterplatten aufgezeigt. Darüber hinaus werden elektrischen Kenngrößen und das elektrische Verhalten erläutert sowie deren Messung und Berechnung. Die Bedeutung der Leiterplatte am Markt wird anhand von aktuellen Marktzahlen und der aktuellen Herstellervielfalt demonstriert. Anhand von konkreten Beispielen werden kostenoptimierte Leiterplattenaufbauten und Strukturierungen veranschaulicht.Mittwoch, 29. November 2023
8.30 bis 12.30 und 13.30 bis 17.00 Uhr
1. Einleitung (H. Katzier)
– Grundlagen der Leiterplattenherstellung
– Entwicklung der Leiterplattentechnologie
– wesentliche Trends und Anforderungen
– Bezeichnung der Leiterplattenparameter
– Normen und Spezifikationen
2. Basismaterialien (P. Demmer)
– Basismaterialtypen
– Laminate und Prepregs
– konstruktiver Aufbau von Basismaterialien
– Glasgewebe
– relative Dielektrizitätszahlen
– Verlustfaktoren
– Kriechstromfestigkeit CTI
– Cathodic-Anodic Filament CAF
– thermomechanische Eigenschaften:
–– Tg, TTD, MOT, TI, CTE,
–– Wärmeleitfähigkeit, Brandbeständigkeit
– Kupferkaschierung
–– Dicken, Leitfähigkeit, Rauheit
– Normen
3. Herstellung von Mehrlagenleiterplatten (H. Katzier)
– wesentliche Fertigungsschritte
– Arbeitsvorbereitung/Datenhandling
– Innenlagenfertigung
– Außenlagenfertigung
– Isolierabdeckungen
– Leiterplattenoberflächen
– Leiterplatten-Kenngrößen
– Fehlerbilder
– Sondertechnologien
–– Mikro-Via-Technologie
–– Vergrabene Vias
–– Starr-Flexible und Flexible Leiterplatten
–– keramische Schaltungsträger
–– IMS-Leiterplatten
4. Hochstromleiterplatten (P. Demmer)
– Anforderungen
– Materialien
– Realisierungen
5. Kostenoptimierte Leiterplatten (H. Katzier)
– Einfluss von Sondertechnologien
– optimierte Lagenaufbauten
– Design-Rules
– Materialauswahl
– Kostenvergleiche verschiedener Technologien
Donnerstag, 30. November 2023
8.30 bis 12.00 und 13.00 bis 15.00 Uhr
6. Baugruppenfertigung und Verarbeitung von Leiterplatten (H. Katzier)
– Normen und Richtlinien
– Bauteile Anschlüsse
– Lötverfahren
–– Reflow-Löten
–– Dampfphasenlöten
–– Wellenlöten
– Einpresstechnik
– Prüfung der Baugruppe
– Fehlerbilder und Qualitätsabsicherung
7. Elektrische Eigenschaften von Leiterplatten
– elektrische Kenngrößen
–– Impedanzen, Dämpfung, Laufzeit
– Störquellen zur Signalintegrität
– Nebensprechen
– Störunterdrückung
– EMV-Eigenschaften
– spezielle High-Speed-Anforderungen
– Messung der elektrischen Parameter
– Berechnung der elektrischen Parameter
– Spannungsfestigkeit und Strombelastbarkeit
– Layout Design-Rules
Dr. rer. nat. Peter Demmer
Dr.-Ing. Helmut Katzier
Technische Akademie Esslingen
An der Akademie 573760 Ostfildern
Anfahrt
Die TAE befindet sich im Südwesten Deutschlands im Bundesland Baden-Württemberg – in unmittelbarer Nähe zur Landeshauptstadt Stuttgart. Unser Schulungszentrum verfügt über eine hervorragende Anbindung und ist mit allen Verkehrsmitteln gut und schnell zu erreichen.

Die Teilnahme beinhaltet Verpflegung (vor Ort) sowie ausführliche Unterlagen.
Preis:
Die Teilnahmegebühr beträgt:
1.120,00 €
(MwSt.-frei)
pro Teilnehmer
vor Ort
1.120,00 €
(MwSt.-frei)
pro Teilnehmer live online
Fördermöglichkeiten:
Bei einem Großteil unserer Veranstaltungen profitieren Sie von bis zu 50 % Zuschuss aus der
ESF-Fachkursförderung
.
Bisher sind diese Mittel für den vorliegenden Kurs nicht bewilligt. Dies kann allerdings auch
kurzfristig
noch geschehen. Wir empfehlen Ihnen daher Kontakt mit unserer
Anmeldung
aufzunehmen. Diese gibt Ihnen gerne Auskunft über den aktuellen Beantragungsstatus.
Weitere Bundesland-spezifische Fördermöglichkeiten finden Sie
hier
.
Inhouse Durchführung:
Sie möchten diese Veranstaltung firmenintern bei Ihnen vor Ort durchführen? Dann fragen Sie jetzt ein
individuelles
Inhouse-Training
an.
Termine und Preise für Leiterplattentechnologie
Dies könnte Sie auch interessieren:
Fragen zur Veranstaltung?
Ihr Ansprechpartner für die Veranstaltung
